139爱 基于RK3568 + FPGA国产平台的多通谈AD及时网罗流露有策画共享

在工业铁心与数据网罗限制139爱，高精度的AD网罗和及时流露至关弥留。今天，咱们就来基于瑞芯微RK3568J + FPGA国产平台139爱深化研究以下，它是何如竣事该功能的。适用开导环境如下：

Windows开导环境：Windows 7 64bit、Windows 10 64bit

Linux开导环境：Ubuntu18.04.4 64bit、VMware15.5.5

U-Boot：U-Boot-2017.09

Kernel：Linux-4.19.232、Linux-RT-4.19.232

LinuxSDK：LinuxSDK-[版块号]（基于rk356x_linux_release_v1.3.1_20221120）

AMP SDK：rk356x_amp_sdk_release_v1.2.3_20230515

Pango Design Suite(PDS)：PDS_2022.2-SP3

硬件开导环境：创龙科技TL3568F-EVM评估板（瑞芯微RK3568J+紫光同创Logos-2）、TL7606P模块（CL1606/AD7606芯片，8通谈，采样率200KSPS）、TL7616P模块（CL1616/AD7616芯片，16通谈，采样率1MSPS）。

测试数据汇总

测试数据汇总如下：

表 1

RK3568J + FPGA国产平台

瑞芯微RK3568J/RK3568B2贬责器集成了四核ARM Cortex-A55贬责器，主频高达1.8GHz/2.0GHz。创龙科技基于瑞芯微RK3568J/RK3568B2 + 紫光同创Logos-2 PG2L50H/PG2L100H FPGA，推出了SOM-TL3568F工业中枢板和TL3568F-EVM评估板。

值得一提的是，创龙科技SOM-TL3568F中枢板的ARM、FPGA、ROM、RAM、电源、晶振、团结器等统统元器件均经受国产工业级有策画，国产化率100%！

此外，RK3568J+ FPGA评估板具备丰富的接口资源，包括3路Ethernet、3路USB、3路CAN、RS422/RS485、2路SFP、FMC等通讯接口，以及MIPI LCD、LVDS LCD、TFT LCD、HDMI OUT等视频接口，快活客户的表情评估需求！

RK3568J + FPGA中枢板典型愚弄限制

图 1

pcie_ad_display案例演示

为了简化形色，本文仅节录部分有策画功能形色与测试成果。

案例讲明

案例基于FPGA端网罗8/16通谈AD数据，ARM端CPU3中枢运转RT-Thread(RTOS)表率，并通过PCIe总线从FPGA端经受AD数据。

ARM端CPU0、CPU1、CPU2中枢运转Linux系统，CUP3中枢（运转RT-Thread(RTOS)表率）通过rpmsg将AD数据发送至Linux愚弄表率，Linux愚弄表率通过rpmsg经受RT-Thread(RTOS)发送的AD数据，并将数据调治取得电压值，然后通过Qt流露波形至流露屏。

备注：本案例当今仅救助在CPU3中枢运转RT-Thread(RTOS)表率。

系统职责暗示框图如下所示。

图 2 系统职责暗示框图

案例演示

请将创龙科技TL7606P模块团结至评估板FPGA EXPORT(CON26)接口，将HDMI流露器与评估板HDMI OUT接口团结，将评估板USB TO UART2串口、RS232 UART0串口团结至PC机，硬件团结如下图所示。

图 3

案例救助TL7606P模块8通谈同期网罗与流露。本次测试以TL7606P模块V1和V5通谈为例，请差别正确团结至信号发生器A通谈和B通谈。信号发生器竖立A通谈输出频率为200Hz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号，B通谈输出频率为1KHz、峰峰值为6.0Vpp（即幅值为3.0V）的正弦波信号。

请参考产物云尔完成环境树立，将本案例FPGA表率固化至FPGA运转，将amp.img镜像文献固化至评估板。将案例可本质表率拷贝至评估板文献系统后，本质如下敕令，以一语气格局网罗数据。

Target# ./pcie_ad_display -d ad7606 -m 2

图 4

同期，HDMI流露屏将会及时流露动态波形，如下图所示。

图 5

金先生 偷拍

当你思住手表率运转时，按下"Ctrl + C"可住手表率运转。

图 6

到这里，咱们的演示边幅扫尾。思要稽查更多瑞芯微RK3568J + FPGA国产平台更多关连的案例演示139爱，海涵诸君工程师在公众号（Tronlong创龙科技）查阅，快来试试吧！